校准DDR一致性测试产品介绍

时间:2023年07月21日 来源:

相关器件的应用手册,ApplicationNote:在这个文档中,厂家一般会提出一些设计建议,甚至参考设计,有时该文档也会作为器件手册的一部分出现在器件手册文档中。但是在资料的搜集和准备中,要注意这些信息是否齐备。

参考设计,ReferenceDesiqn:对于比较复杂的器件,厂商一般会提供一些参考设计,以帮助使用者尽快实现解决方案。有些厂商甚至会直接提供原理图,用户可以根据自己的需求进行更改。

IBIS 文件:这个对高速设计而言是必需的,获得的方法前面已经讲过。 什么是DDR DDR2 DDR3 DDR4 DDR5;校准DDR一致性测试产品介绍

校准DDR一致性测试产品介绍,DDR一致性测试

由于DDR4的数据速率会达到3.2GT/s以上,DDR5的数据速率更高,所以对逻辑分析仪的要求也要很高,需要状态采样时钟支持1.6GHz以上且在双采样模式下支持3.2Gbps 以上的数据速率。基于高速逻辑分析仪的DDR4/5协议测试系统。图中是通过 DIMM条的适配器夹具把上百路信号引到逻辑分析仪,相应的适配器要经过严格测试,确 保在其标称的速率下不会因为信号质量问题对协议测试结果造成影响。目前的逻辑分析仪可以支持4Gbps以上信号的采集和分析。多端口矩阵测试DDR一致性测试故障DDR总线一致性测试对示波器带宽的要求;

校准DDR一致性测试产品介绍,DDR一致性测试

DDR4/5与LPDDR4/5 的信号质量测试

由于基于DDR颗粒或DDR DIMM的系统需要适配不同的平台,应用场景千差万别, 因此需要进行详尽的信号质量测试才能保证系统的可靠工作。对于DDR4及以下的标准 来说,物理层一致性测试主要是发送的信号质量测试;对于DDR5标准来说,由于接收端出 现了均衡器,所以还要包含接收测试。

DDR信号质量的测试也是使用高带宽的示波器。对于DDR的信号,技术规范并没有 给出DDR信号上升/下降时间的具体参数,因此用户只有根据使用芯片的实际快上升/ 下降时间来估算需要的示波器带宽。通常对于DDR3信号的测试,推荐的示波器和探头的带宽在8GHz;DDR4测试建议的测试系统带宽是12GHz;而DDR5测试则推荐使用 16GHz以上带宽的示波器和探头系统。

对DDR5来说,设计更为复杂,仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证,比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说,真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的,读信号的测量要参考读时序的要求,写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试,第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料: JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说,DQS和DQ间的时序关系是不一样的。 DDR2 和 LPDDR2 电气一致性测试应用软件。

校准DDR一致性测试产品介绍,DDR一致性测试

DDR5的接收端容限测试

前面我们在介绍USB3 . 0、PCIe等高速串行总线的测试时提到过很多高速的串行总线 由于接收端放置有均衡器,因此需要进行接收容限的测试以验证接收均衡器和CDR在恶劣 信 号 下 的 表 现 。 对 于 D D R 来 说 , D D R 4 及 之 前 的 总 线 接 收 端 还 相 对 比 较 简 单 , 只 是 做 一 些 匹配、时延、阈值的调整。但到了DDR5时代(图5 . 19),由于信号速率更高,因此接收端也 开 始 采 用 很 多 高 速 串 行 总 线 中 使 用 的 可 变 增 益 调 整 以 及 均 衡 器 技 术 , 这 也 使 得 D D R 5 测 试 中必须关注接收均衡器的影响,这是之前的DDR测试中不曾涉及的。 DDR5 接收机一致性和表征测试应用软件。福建信号完整性测试DDR一致性测试

DDR4 总线物理层仿真测试和协议层的测试方案;校准DDR一致性测试产品介绍

RDIMM(RegisteredDIMM,寄存器式双列直插内存)有额外的RCD(寄存器时钟驱动器,用来缓存来自内存控制器的地址/命令/控制信号等)用于改善信号质量,但额外寄存器的引入使得其延时和功耗较大。LRDIMM(LoadReducedDIMM,减载式双列直插内存)有额外的MB(内存缓冲,缓冲来自内存控制器的地址/命令/控制等),在技术实现上并未使用复杂寄存器,只是通过简单缓冲降低内存总线负载。RDIMM和LRDIMM通常应用在高性能、大容量的计算系统中。

综上可见,DDR内存的发展趋势是速率更高、封装更密、工作电压更低、信号调理技术 更复杂,这些都对设计和测试提出了更高的要求。为了从仿真、测试到功能测试阶段保证DDR信号的波形质量和时序裕量,需要更复杂、更的仿真、测试和分析工具。


校准DDR一致性测试产品介绍

深圳市力恩科技有限公司总部位于深圳市南山区南头街道南联社区中山园路9号君翔达大厦办公楼A201,是一家一般经营项目是:仪器仪表的研发、租赁、销售、上门维修;物联网产品的研发及销售;无源射频产品的研发及销售;电子产品及电子元器件的销售;仪器仪表、物联网、无源射频产品的相关技术咨询;软件的研发以及销售,软件技术咨询服务等。的公司。力恩科技拥有一支经验丰富、技术创新的专业研发团队,以高度的专注和执着为客户提供实验室配套,误码仪/示波器,矢量网络分析仪,协议分析仪。力恩科技继续坚定不移地走高质量发展道路,既要实现基本面稳定增长,又要聚焦关键领域,实现转型再突破。力恩科技始终关注仪器仪表市场,以敏锐的市场洞察力,实现与客户的成长共赢。

信息来源于互联网 本站不为信息真实性负责