湖北频率综合器9kHz至43.5GHz可设

有很多技术可以降低小数分频的杂散。通常可以在分频系数变化的时候通过增加或减少鉴相器输出的电压来实现。另一种方法是使用一个允许更大的分频系数的多模分频器。在这种情况下，我们会得到大量的小幅度杂散。多模分频器往往和Delta-Sigma调制器一起使用，产生随机频率杂散并将它们推向更高的偏移频率，使其可以通过回路滤波器过滤掉。尽管存在各种改进的技术，小数分频技术的主要缺点是由小数划分机制导致的相位误差过量产生的大量杂散电平。频率综合器可以将多个输入信号经过适当的处理后合成为一个输出频率信号。湖北频率综合器9kHz至43.5GHz可设

一个简单的PLL频率综合器表现出各种限制和权衡。对频率综合器性能的主要影响是由为了实现较高的频率所需的大分频比和较高的分辨率引起的。注意由PLL器件产生的任何噪声以20logN的速度恶化，其中N为分频比。工作在小步长的传统的整数分频锁相环，分频比较大是因为步长必须等于鉴相器的比较频率。结果相位噪声大幅恶化。此外频率综合器的切换速度由其环路带宽决定，因此受限于鉴相器比较频率。由于环路滤波器带外抑制不足，或者甚至环路不稳定，增加环路带宽可能会导致更高频的参考杂散。因此，这个简单的单环架构锁相环受限于相互排斥的设计目标。它通常用于要求不高的应用领域或侧重于低成本应用。多通道频率综合器主机频率综合器可以实现非常高的频率精度。

VCO的频率受到误差信号的影响，产生输出信号。输出信号经过除频器进行频率分频，并与参考信号进行相位比较，修正误差信号。通过不断调节VCO的频率，使得输出信号的相位差逐渐减小，**终与参考信号同步。通过反馈回路，将修正后的误差信号重新送入相频比较器，不断进行比较和修正，直到输出信号与输入信号的频率完全同步。通过不断的相位比较、误差修正和频率调整的过程，锁相环能够实现输入信号与输出信号的频率同步，并将输出信号稳定在输入信号的频率上。

    DDS是另一个产生良好的频率分辨率的有效解决方案，且没有通常的鉴相器频率下降问题。DDS具有良好的频率分辨率，用于高频参考频率或作为小数分频器。虽然DDS提供了良好的频率分辨率，但其杂散水平通常很高。此外由于PLL的乘法机制，进一步恶化了杂散。虽然两种方案看起来不同，但是它们对DDS杂散的影响方式相同。在这两种情况下，总的环路分频系数由VCO输出和鉴相器比较频率之间的比率决定。可以利用许多技术减少DDS杂散，例如使用可调时钟（如上述的小数N综合器）或如图5所示将其上变频后再将DDS信号进行分频。注意上变频相关的DDS带宽减少，往往需要根据所需的特定的频率规划进一步扩展。这可以通过多种方法实现，例如，利用可调（相对固定）分频系数。 频率综合器通常具有可编程的控制接口，允许用户动态地改变输出频率、相位和幅度等参数。

总的来说，间接的基于VCO的PLL频率综合器是目前当下流行的方案。将来预计通过减少PLL残留本底噪声来提高性能，以支持兆赫范围的环路滤波。迅速的切换速度（几微秒）和低相位噪声（10GHz输出，在10kHz偏移频率约为-130dBc/Hz）是当今设计者近期共同的目标。小尺寸、可扩展的功能（如内置的调制和幅度控制）和低成本是工业界的设计目标。然而未来激动人心的发展，可能是结合具有巨大的发展潜力的DDS技术。通过拓展DDS可用带宽和减小其杂散会带来许多进步。倍频和/或上变频技术可能为毫米波或更高频率（虽然DDS本身带宽会不断增加）带来可用的带宽。AnaPico频率综合器8kHz至40GHz宽带覆盖。广东便携式频率综合器售价

频率综合器具有很高的频率稳定性，即使在温度变化、振荡器老化或其他环境变化的情况，输出频率能保持稳定。湖北频率综合器9kHz至43.5GHz可设

    在频率综合器反馈路径上使用频率转换（混频）技术可以提高频率综合器的主要特性。其主要思路是将VCO的输出在混频器和偏移频率源的帮助下转换成一个低得多的频率。在某些情况下（例如，当工作频率范围较窄时）可以完全消除分频器的反馈。在这种情况下，环路分频系数等于1，相位噪声没有发生恶化。此外，通过在反馈路径中用乘法器代替分频器可以进一步减少PLL器件的残余噪声的影响。简单的频率偏移方案的主要缺点是频率覆盖范围有限。对于一个固定的偏移频率，扩大输出频率带宽会导致混频器输出的中频频率升高。这就需要一个分频系数更大的分频器，从而使这种方法失效。为了保证分频比较小，偏移信号频率应尽量靠近射频输出频率。这可以通过使用宽带偏移信号的多环路方案来实现（图8）。 湖北频率综合器9kHz至43.5GHz可设