数字信号高速信号传输测试流程
例如，分辨率为UXGA（1600×1200）的DVI信号，其信号传输速率为1.625Gbps，当该信号在FR4材料的PCB上传输时，其信号带宽波长为：3×10+8÷（4）1/2÷（1.625×10+9×5）≈0.02（m）=20mm，其中，FR4材料的相对介电常数为4。当DVI信号在PCB上传输时，传输通道长度大于1/4带宽波长，即5mm时，就必须被当作高速信号传输。对于模拟信号，信号在传输过程中可以被衰减，但不可以因被叠加较大噪声而使信号失真太多，也不允许信号在传输过程中因传输通道某处阻抗的突变太大引起较严重的反射现象。因此，模拟信号传输被看作高速信号传输，且与信号传输通道的长度无关。
注意
在电子设计中，以高速信号传输代替高速信号设计的概念或高速电路设计的概念才能正确处理信号的保形传输问题。以信号传输速率的高低，或以信号的上升时间或下降时间的大小区分信号是高速还是低速是不科学的，这也是部分电子设计工程师对高速信号传输的误解，必须同时考虑信号的传输速率与信号传输通道的长度。 高速信号传输工程化技术问题；数字信号高速信号传输测试流程
1.1.2高速信号传输的界定标准
高速信号传输所涉及的个概念和技术，就是界定信号传输是高速信号传输还是低速信号传输。
从工程设计角度来看，高速信号可以定义为：需要对其传输线进行设计，以确保在传输过程中其波形失真度可以接受的那些信号。界定高速信号传输的依据有以下两条。
①对于模拟信号，所有模拟信号传输都应该看作高速信号传输，因为模拟信号传输一般要求传输过程中具有很小的波形失真度。
②对于数字信号，通过分析，若设计该数字信号传输线需要考虑阻抗才能保证信号传输到目的处的失真度可接受，这种情况下的数字信号就是高速信号。 数字信号高速信号传输测试流程高速信号传输不正确是电子产品研制过程中经常遇到的问题；
数字信号的时域特性
例如，对于1GHz的理想方波，其幅值为1V，将其变换到频域中的频谱则描述如下：●个频率分量的频率是0，幅度为0.5V，这个分量描述了时域中的直流分量，称为零次谐波；●第二个频率分量的频率是1GHz，幅度为0.63V，这个分量称为一次谐波，一次谐波与零次谐波叠加，在时域中得到均值偏移为0.5V的正弦波。这与理想方波还有一定的差距；●第三个频率分量的频率是3GHz，幅度为0.21V，这个分量称为三次谐波，三次谐波和一次谐波、零次谐波的叠加结果再叠加，在时域中得到的信号波形顶端更平滑，更接近于方波，上升时间更短；……依次下去，将所有相继的高次谐波与前面已经叠加的结果叠加，得出的结果会越来越像方波，上升时间会越来越短。
1.1高速信号传输工程化技术问题
当前，无论是消费类电子产品、商用类电子产品，还是电子产品，其处理能力均达到了较高的水平，尤其是一些具有标志性的技术指标，如处理器主频已经达到GHz，其中的某些电信号传输速率已达到Gbps以上。如苹果手机iPhoneX，搭载2.4GHz处理器和3GB内存，提高了系统运行的效率，操作起来更加快速、便捷，其接口信号速率达到480Mbps；而苹果笔记本MacBookPro，其处理器为六核IntelCPU，主频达2.6GHz，以太网口信号传输速率可达1Gbps；又如航空机载显示控制计算机，其处理器主频一般为GHz级，DVI视频信号传输速率高达1.65Gbps。 高速信号传输信号传输设计；
（3）设计仿真测试手段少
在工程实践中，SI、PI和EMC设计、仿真、测试所需要的工具和设备比较昂贵，不如逻辑设计和电子设计所需要的设计、仿真和测试所需要的工具和设备普及。对于电源完整性设计、仿真和测试，有一些仿真分析工具软件，但缺少的电源完整性的测试工具和设备，这种现状对于电源完整性技术的工程应用本身是非常不利的。对于信号完整性设计、仿真和测试，相关的工具和设备倒是存在，但一方面这些工具和设备价格比较昂贵；另一方面，由于学习和掌握的难度较大，这基本上是专业从业人员的事，大多数电子设计工程师或者没有条件，或者只能望而却步。对于电磁兼容性设计、仿真和测试，工具和设备似乎很多，但是设计和仿真的工程化还没有达到与实际情况相符的水平，测试工具和设备，尤其是电磁兼容暗室的投资，对于一般的公司而言不像是购买一台示波器那样，是很容易决策的事情。综上所述，SI、PI和EMC在设计、仿真和测试方面，研发人员所能做的工作比较少，这也决定了电子设计工程师往往是靠经验，而不是靠科学、靠技术、靠工具、靠手段进行设计、仿真、测试。靠经验的东西，很难掌握和理解，事情就会变得复杂起来，其难度也就不好说了。 高速信号传输的保形通道；数字信号高速信号传输测试流程
高速信号的界定标准；数字信号高速信号传输测试流程
高速信号传输
串扰分析
由于频率的提高，传输线之间的串扰明显增大，对信号完整性也有很大的影响，可以通过仿真来预测、模拟，并采取措施加以改善。以CMOS信号为例建立仿真模型，如图6所示。在仿真时设置干扰信号的频率为66MHz的方波，扰者设置为零电平输入，通过调整两根线的间距和两线之间平行走线的长度来观察扰者接收端的波形。仿真结果如图7，分别为间距是203.2mm、406。4mm时的波形。
从仿真结果看出，两线间距为406.4mm时，串扰电平为200mV左右，203.2mm时为500mV左右。可见两线之间的间距越小串扰越大，所以在实际高速PCB布线时应尽量拉大传输线间距或在两线之间加地线来隔离。 数字信号高速信号传输测试流程
上一篇： 通信眼图测试PCI-E测试
下一篇： HDMI测试MIPI测试方案