HDMI测试数字信号测试销售

采用并行总线的另外一个问题在于总线的吞吐量很难持续提升。对于并行总线来说， 其总线吞吐量=数据线位数×数据速率。我们可以通过提升数据线的位数来提高总线吞吐  量，也可以通过提升数据速率来提高总线吞吐量。以个人计算机中曾经非常流行的PCI总  线为例，其**早推出时总线是32位的数据线，工作时钟频率是33MHz,其总线吞吐量=  32bit×33MHz;后来为了提升其总线吞吐量推出的PCI-X总线，把总线宽度扩展到64位， 工作时钟频率比较高提升到133MHz,其总线吞吐量=64bit×133MHz。是PCI插槽  和PCI-X插槽的一个对比，可以看到PCI-X由于使用了更多的数据线，其插槽更长。

但是随着人们对于总线吞吐量要求的不断提高，这种提升总线带宽的方式遇到了瓶颈。首先由于芯片尺寸和布线空间的限制，64位数据宽度已经几乎是极限了。另外，这64根数据线共用一个采样时钟，为了保证所有的信号都满足其建立保持时间的要求，在PCB上布线、换层、拐弯时需要保证精确等长。而总线工作速率越高，对于各条线的等长要求就越高，对于这么多根信号要实现等长的布线是很难做到的。

用逻辑分析仪采集到的一个实际的8位总线的工作时序，可以看到在数据从0x00跳变到0xFF状态过程中，这8根线实际并不是精确一起跳变的。 数字信号电平范围象征的逻辑状态；HDMI测试数字信号测试销售

数字信号的建立/保持时间(Setup/HoldTime)

不论数字信号的上升沿是陡还是缓，在信号跳变时总会有一段过渡时间处于逻辑判决阈值的上限和下限之间，从而造成逻辑的不确定状态。更糟糕的是，通常的数字信号都不只一路，可能是多路信号一起传输来一些逻辑和功能状态。这些多路信号之间由于电气特性的不完全一致以及PCB走线路径长短的不同，在到达其接收端时会存在不同的时延，时延的不同会进一步增加逻辑状态的不确定性。

由于我们感兴趣的逻辑状态通常是信号电平稳定以后的状态而不是跳变时所的状态，所以现在大部分数字电路采用同步电路，即系统中有一个统一的工作时钟对信号进行采样。如图1.5所示，虽然信号在跳变过程中可能会有不确定的逻辑状态，但是若我们只在时钟CLK的上升沿对信号进行判决采样，则得到的就是稳定的逻辑状态。 宁夏数字信号测试安装数字信号的眼图分析（Eye Diagram Analysis）;

为了提高信号在高速率、长距离情况下传输的可靠性，大部分高速的数字串行总线都会采用差分信号进行信号传输。差分信号是用一对反相的差分线进行信号传输，发送端采用差分的发送器，接收端相应采用差分的接收器。图1.13是一个差分线的传输模型及真实的差分PCB走线。

采用差分传输方式后，由于差分线对中正负信号的走线是紧密耦合在一起的，所以外界噪声对于两根信号线的影响是一样的。而在接收端，由于其接收器是把正负信号相减的结果作为逻辑判决的依据，因此即使信号线上有严重的共模噪声或者地电平的波动，对于的逻辑电平判决影响很小。相对于单端传输方式，差分传输方式的抗干扰、抗共模噪声能力 提高。

通常情况下预加重技术使用在信号的发送端，通过预先对信号的高频分量进行增强来 补偿传输通道的损耗。预加重技术由于实现起来相对简单，所以在很多数据速率超过 1Gbps 的总线中使用，比如PCle,SATA 、USB3 .0 、Displayport等总线中都有使用。当 信号速率进一步提高以后，传输通道的高频损耗更加严重，靠发送端的预加重已经不太 够用，所以很多高速总线除了对预加重的阶数进一步提高以外，还会在接收端采用复杂的均 衡技术，比如PCle3.0 、SATA Gen3 、USB3.0 、Displayport HBR2 、10GBase-KR等总线中都 在接收端采用了均衡技术。采用了这些技术后，FR-4等传统廉价的电路板材料也可以应用 于高速的数字信号传输中，从而节约了系统实现的成本。数字信号带宽、信道带宽、信息速率、基带、频带的带宽；

很多经典的处理器采用了并行的总线架构。比如大家熟知的51单片机就采用了8根并行数据线和16根地址线；CPU的鼻祖——Intel公司的8086微处理器——**初推出时具有16根并行数据线和16根地址线；

现在很多嵌入式系统中多使用的ARM处理器则大部分使用32根数据线以及若干根地址线。并行总线的比较大好处是总线的逻辑时序比较简单，电路实现起来比较容易；但是缺点也是非常明显的，比如并行总线的信号线数量非常多，会占用大量的引脚和布线空间，因此芯片和PCB的尺寸很难实现小型化，特别是如果要用电缆进行远距离传输时，由于信号线的数量非常多，使得电缆变得非常昂贵和笨重。 数字信号处理系统经历了单片DSP处理器、多片DSP处理器并行工作的架构模式。宁夏数字信号测试安装

模拟信号和数字信号的差异；HDMI测试数字信号测试销售

需要注意的是，采用8b/10b编码方式也是有缺点的，比较大的缺点就是8bit到10bit的编码会造成额外的20%的编码开销，所以很多10Gbps左右或更高速率的总线不再使用8b/10b编码方式。比如PCIe1.0和PCIe2.0的总线速率分别为2.5Gbps和5Gbps,都是采用8b/10b编码，而PCle3.0、PCle4.0、PCle5.0的总线速率分别达到8Gbps、16Gbps和32Gbps,并通过效率更高的128b/130b的编码结合扰码的方法来实现直流平衡和嵌入式时钟。另一个例子是FibreChannel总线，1xFC、2xFC、4xFC、8xFC的数据速率分别为1.0625Gbps、2 . 125Gbps,4 . 25Gbps 、8 . 5Gbps,都是采用8b/10b编码，而16xFC 、32xFC 的数据速率分别  为14.025Gbps和28.05Gbps,采用的是效率更高的64b/66b编码方式。64b/66b编码在 10G和100G以太网中也有广泛应用。HDMI测试数字信号测试销售