机械DDR3测试高速信号传输

时间：2023年08月06日来源：

每个 DDR 芯片独享 DQS，DM 信号；四片 DDR 芯片共享 RAS#，CAS#，CS#，WE#控制信号。·DDR 工作频率为 133MHz。·DDR 控制器选用 Xilinx 公司的 FPGA，型号为 XC2VP30_6FF1152C。得到这个设计需求之后，我们首先要进行器件选型，然后根据所选的器件，准备相关的设计资料。一般来讲，对于经过选型的器件，为了使用这个器件进行相关设计，需要有如下资料。

· 器件数据手册 Datasheet：这个是必须要有的。如果没有器件手册，是没有办法进行设计的（一般经过选型的器件，设计工程师一定会有数据手册）。 DDR3一致性测试期间是否会对数据完整性产生影响？机械DDR3测试高速信号传输

重复以上步骤，分别对Meml〜Mem4分配模型并建立总线时序关系，置完其中一个，单击0K按钮并在弹出窗口单击Copy按钮，将会同时更新其他Memory 模块。

3.分配互连模型有3种方法可设置互连部分的模型：第1种是将已有的SPICE电路模型或S参数模型分配给相应模块；第2种是根据叠层信息生成传输线模型；第3种是将互连模块与印制电路板或封装板关联，利用模型提取工具按需提取互连模型。对前两种方法大家比较熟悉，这里以第3种方法为例介绍其使用过程。设备DDR3测试TX/RXDDR3内存的一致性测试是否适用于特定应用程序和软件环境？

闭赋模型窗口，在菜单中选择 Analyze-*Preferences..,在 InterconnectModels 项目栏中设置与提取耦合线模型相关的参数，如图1・125所示。改变Min Coupled Length的值为 lOOmil,也就是说当耦合线长度超过lOOmil时，按耦合模型提取，少于lOOmil时，按单线模型提取。

单击Via modeling setup按钮，在过孔模型设置界面将Target Frequency设置成533 MHz (因为要仿真的时钟频率是533MHz)。

单击OK按钮，关闭参数设置窗口。在菜单中选择Analyze-*Probe..,在弹出的窗口中单击Net Browser..菜单，选择DDR1_CK这个网络(或者可以直接在Allegro界面中选取网络)。可以看到因为已经设置好差分线和差分模型，所以会自动带出差分线DDRl_NCKo

在接下来的Setup NG Wizard窗口中选择要参与仿真的信号网络，为这些信号网络分组并定义单个或者多个网络组。选择网络DDR1_DMO.3、DDR1_DQO.31、DDR1_DQSO.3、 DDRl_NDQS0-3,并用鼠标右键单击Assign interface菜单项，定义接口名称为Data,

设置完成后，岀现Setup NG wizard: NG pre-view page窗口，显示网络组的信息，如图 1-137所示。单击Finish按钮，网络组设置完成。

单击设置走线检查参数(Setup Trace Check Parameters),在弹出的窗口中做以下设置：勾选阻抗和耦合系数检查两个选项；设置走线耦合百分比为1%，上升时间为lOOps；选择对网络组做走线检查(Check by NetGroup)；设置交互高亮显示颜色为白色。是否可以在已通过一致性测试的DDR3内存模块之间混搭？

高速DDRx总线系统设计

首先简要介绍DDRx的发展历程，通过几代DDR的性能及信号完整性相关参数的对比，使我们对DDRx总线有了比较所有的认识。随后介绍DDRx接口使用的SSTL电平，以及新一代DDR4使用的POD电平，这能帮助我们在今后的设计中更好地理解端接匹配、拓扑等相关问题。接下来回顾一下源同步时钟系统，并推导源同步时钟系统的时序计算方法。结果使用Cadence的系统仿真工具SystemSI,通过实例进行DDRx的信号完整性仿真和时序分析。为什么要进行DDR3一致性测试？重庆通信DDR3测试

DDR3一致性测试是否适用于特定应用程序和软件环境？机械DDR3测试高速信号传输

单击View Topology按钮进入SigXplorer拓扑编辑环境，可以按前面161节反射中的实验所学习的操作去编辑拓扑进行分析。也可以单击Waveforms..按钮去直接进行反射和串扰的布线后仿真。

在提取出来的拓扑中，设置Controller的输出激励为Pulse,然后在菜单Analyze- Preferences..界面中设置Pulse频率等参数，

单击OK按钮退出参数设置窗口，单击工具栏中的Signal Simulate进行仿真分析，

在波形显示界面里，只打开器件U104 (近端颗粒)管脚上的差分波形进行查看, 可以看到，差分时钟波形边沿正常，有一些反射。

原始设计没有接终端的电阻端接。在电路拓扑中将终端匹配的上拉电阻电容等电路删除，再次仿真，只打开器件U104 (近端颗粒)管脚上的差分波形进行查看，可以看到，时钟信号完全不能工作。机械DDR3测试高速信号传输

深圳市力恩科技有限公司属于仪器仪表的高新企业，技术力量雄厚。是一家有限责任公司企业，随着市场的发展和生产的需求，与多家企业合作研究，在原有产品的基础上经过不断改进，追求新型，在强化内部管理，完善结构调整的同时，良好的质量、合理的价格、完善的服务，在业界受到宽泛好评。公司拥有专业的技术团队，具有实验室配套，误码仪/示波器，矢量网络分析仪，协议分析仪等多项业务。力恩科技将以真诚的服务、创新的理念、***的产品，为彼此赢得全新的未来！

上一篇： USB测试DDR3测试安装

下一篇： PCI-E测试DDR3测试方案