山西校准数字信号测试
数字信号的时钟分配(ClockDistribution)
前面讲过,对于数字电路来说,目前绝大部分的场合都是采用同步逻辑电路,而同步逻辑电路中必不可少的就是时钟。数字信号的可靠传输依赖于准确的时钟采样,一般情况下发送端和接收端都需要使用相同频率的工作时钟才可以保证数据不会丢失(有些特殊的应用中收发端可以采用大致相同频率工作时钟,但需要在数据格式或协议层面做些特殊处理)。为了把发送端的时钟信息传递到接收端以进行正确的信号采样,数字总线采用的时钟分配方式大体上可以分为3类,即并行时钟、嵌入式时钟、前向时钟,各有各的应用领域。 数字信号处理系统的性能取决于3个因素:采样频率、架构、字长。山西校准数字信号测试
数字信号的带宽(Bandwidth)
在进行数字信号的分析和测试时,了解我们要分析的数字信号的带宽是很重要的一点,它决定了我们进行电路设计时对PCB走线和传输介质传输带宽的要求,也决定了测试对仪表的要求。
数字信号的带宽可以大概理解为数字信号的能量在频域的一个分布范围,由于数字信号不是正弦波,有很多高次谐波成分,所以其在频域的能量分布是一个比较复杂的问题。
传统上做数字电路设计的工程师习惯根据信号的5次谐波来估算带宽,比如如果信号的数据速率是100Mbps,其快的0101的跳变波形相当于50MHz的方波时钟,这个方波时钟的5次谐波成分是250MHz,因此信号的带宽大概就在250MHz以内。这种方法看起来很合理,因为5次谐波对于重建信号的基本波形形状是非常重要的,但这种方法对于需要进行精确波形参数测量的场合来说就不太准确了。比如同样是50MHz 的信号,如果上升沿很陡接近理想方波,其高次谐波能量就比较大;而如果上升沿很缓接近 正弦波,其高次谐波能量就很小。
湖南数字信号测试产品介绍数字信号的眼图分析(Eye Diagram Analysis);
数字信号的上升时间(Rising Time)
任何一个真实的数字信号在由一个逻辑电平状态跳转到另一个逻辑电平状态时,其中间的过渡时间都不会是无限短的。信号电平跳变的过渡时间越短,说明信号边沿越陡。我们通常使用上升时间(RisingTime)这个参数来衡量信号边沿的陡缓程度,通常上升时间是指数字信号由幅度的10%增加到幅度的90%所花的时间(也有些场合会使用20%~80%的上升时间或其他标准)。上升时间越短,说明信号越陡峭。大部分数字信号的下降时间(信号从幅度的90%下降到幅度的10%所花的时间)和上升时间差不多(也有例外)。图1.2比较了两种不同上升时间的数字信号。上升时间可以客观反映信号边沿的陡缓程度,而且由于计算和测量简单,所以得到的应用。对有些非常高速的串行数字信号,如PCIe、USB3.0、100G以太网等信号,由于信号速率很高,传输线对信号的损耗很大,信号波形中很难找到稳定的幅度10%和90%的位置,所以有时也会用幅度20%~80%的上升时间来衡量信号的陡缓程度。通常速率越高的信号其上升时间也会更陡一些(但不一定速率低的信号上升时间一定就缓),上升时间是数字信号分析中的一个非常重要的概念,后面我们会反复提及和用到这个概念。
对于真实的数据信号来说,其频谱会更加复杂一些。比如伪随机序列(PRBS)码流的频谱的包络类似一个sinc函数。图1.4是用同一个发送芯片分别产生的800Mbps和2.5Gbps的PRBS信号的频谱,可以看到虽然输出数据速率不一样,但是信号的主要频谱能量集中在4GHz以内,也并不见得2.5Gbps信号的高频能量就比800Mbps的高很多。
频谱仪是对信号能量的频率分布进行分析的准确的工具,数字工程师可以借助频谱分析仪对被测数字信号的频谱分布进行分析。当没有频谱仪可用时,我们通常根据数字信号的上升时间估算被测信号的频谱能量:
信号的比较高频率成分=0.5/信号上升时间(10%~90%)
或者当使用20%~80%的上升时间标准时,计算公式如下:
信号的比较高频率成分=0.4/信号上升时间(20%~80%) 数字信号可通过分时将大量信号合成为一个信号(称复用信号),通过某个处理器处理后,再将信号解复用;
值得注意的是,在同步电路中,如果要得到稳定的逻辑状态,对于采样时钟和信号间的时序关系是有要求的。比如,如果时钟的有效边沿正好对应到数据的跳变区域附近,可能会采样到不可靠的逻辑状态。数字电路要得到稳定的逻辑状态,通常都要求在采样时钟有效边沿到来时被采信号已经提前建立一个新的逻辑状态,这个提前的时间通常称为建立时间(SetupTime);同样,在采样时钟的有效边沿到来后,被采信号还需要保持这个逻辑状态一定时间以保证采样数据的稳定,这个时间通常称为保持时间(HoldTime)。如图1.6所示是一个典型的D触发器对建立和保持时间的要求。Data信号在CLK信号的有效边沿到来t、前必须建立稳定的逻辑状态,在CLK有效边沿到来后还要保持当前逻辑状态至少tn这么久,否则有可能造成数据采样的错误。数字信号是离散的。它的幅度被限制在一个确定的值。DDR测试数字信号测试价目表
什么是模拟信号和数字信号是什么。山西校准数字信号测试
数据经过8b/10b编码后有以下优点:
(1)有足够多的跳变沿,可以从数据中进行时钟恢复。正常传输的数据中可能会有比较长的连续的0或者连续的1,而进行完8b/10b编码后,其编码规则保证了编码后的数据流中不会出现超过5个连续的0或1,信号中会出现足够多的跳变沿,因此可以采用嵌入式的时钟方式,即接收端可以从数据流中通过PLL电路直接恢复时钟,不需要专门的时钟传输通道。
(2)直流平衡,可以采用AC耦合方式。经过编码后数据中不会出现连续的0或者1, 但还是有可能在某个时间段内0或者1的数量偏多一些。从上面的编码表中我们可以看 到,同一个Byte对应有正、负两组10bit的编码, 一个编码中1的数量多一些,另一个编码中 0 的数量多一些。数据在对当前的Byte进行8b/10b编码传输时,会根据前面历史传输的 数据中正负bit的数量来选择使用哪一组编码,从而可以保证总线上正负bit的数量在任何 时刻基本都是平衡的,也就是直流点不会发生大的变化。直流点平衡以后,在信号传输的路 径上我们就可以采用AC耦合方式(常用的方法是在发送端或接收端串接隔直电容),这 样信号对于收发端的地电平变化和共模噪声的抵抗能力进一步增强,可以传输更远的距离。 山西校准数字信号测试
上一篇: 中国台湾数字信号测试价格优惠
下一篇: 多端口矩阵测试数字信号测试