数字信号DDR一致性测试系列

时间:2024年02月27日 来源:

DDR内存的典型使用方式有两种: 一种是在嵌入式系统中直接使用DDR颗粒,另一 种是做成DIMM条(Dual In - line Memory Module,双列直插内存模块,主要用于服务器和 PC)或SO - DIMM(Small Outline DIMM,小尺寸双列直插内存,主要用于笔记本) 的形式插  在主板上使用。

在服务器领域,使用的内存条主要有UDIMM、RDIMM、LRDIMM等。UDIMM(UnbufferedDIMM,非缓冲双列直插内存)没有额外驱动电路,延时较小,但数据从CPU传到每个内存颗粒时,UDIMM需要保证CPU到每个内存颗粒之间的传输距离相等,设计难度较大,因此UDIMM在容量和频率上都较低,通常应用在性能/容量要求不高的场合。 DDR总线一致性测试对示波器带宽的要求;数字信号DDR一致性测试系列

数字信号DDR一致性测试系列,DDR一致性测试

为了针对复杂信号进行更有效的读/写信号分离,现代的示波器还提供了很多高级的信号 分离功能,在DDR测试中常用的有图形区域触发的方法和基于建立/保持时间的触发方法。

图形区域触发是指可以用屏幕上的特定区域(Zone)定义信号触发条件。用 区域触发功能对DDR的读/写信号分离的 一 个例子。用锁存信号DQS信号触发可以看到 两种明显不同的DQS波形, 一 种是读时序的DQS波形,另 一 种是写信号的DQS波形。打 开区域触发功能后,通过在屏幕上的不同区域画不同的方框,就可以把感兴趣区域的DQS 波形保留下来,与之对应的数据线DQ上的波形也就保留下来了。 数字信号DDR一致性测试系列DDR3信号质量测试,信号一致性测试。

数字信号DDR一致性测试系列,DDR一致性测试

对DDR5来说,设计更为复杂,仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证,比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说,真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的,读信号的测量要参考读时序的要求,写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试,第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料: JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说,DQS和DQ间的时序关系是不一样的。

我们看到,在用通用方法进行的眼图测试中,由于信号的读写和三态都混在一起,因此很难对信号质量进行评估。要进行信号的评估,第1步是要把读写信号分离出来。传统上有几种方法用来进行读写信号的分离,但都存在一定的缺陷。可以利用读写Preamble的宽度不同用脉冲宽度触发,但由于JEDEC只规定了WritePreamble宽度的下限,因此不同芯片间Preamble的宽度可能是不同的,而且如果Read/Write的Preamble的宽度一样,则不能进行分离。也可以利用读写信号的幅度不同进行分离,如图7-138中间 的图片所示,但是如果读写信号幅度差别不大,则也不适用6还可以根据RAS、CAS、CS、 WE等控制信号来分离读写,但这种方法要求通道数多于4个,只 有带数字通道的MSO示波器才能满足要求,比如Agilent的MS09000A系列或者 MSOX90000A系列,对于用户示波器的要求比较高。DDR4 和 LPDDR4 一致性测试应用软件提供了多种可以简化设计验证的关键功能。

数字信号DDR一致性测试系列,DDR一致性测试

DDR 规范的 DC 和 AC 特性

对于任何一种接口规范的设计,首先要搞清楚系统中传输的是什么样的信号,也就是驱动器能发出什么样的信号,接收器能接受和判别什么样的信号,用术语讲,就是信号的DC和AC特性要求。

在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V,Vref=+1.25V±0.05V,VTT=Vref±0.04V.

在我们的实际设计中,除了要精确设计供电电源模块之外,还需要对整个电源系统进行PI仿真,而这是高速系统设计中另一个需要考虑的问题,在这里我们先不讨论它,暂时认为系统能够提供稳定的供电电源。

除DC特性外,我们还应该注意规范中提到的AC特性,所谓AC特性,就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页,对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者,现把规范中对干信号交流特性的要求复制到这里,作为高速系统设计的一部分,要确保在我们的系统中,所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 DDR1 电气一致性测试应用软件。通信DDR一致性测试价格优惠

DDR4存储器设计的信号完整性。数字信号DDR一致性测试系列

在实际探测时,对于DDR的CLK和DQS,由于通常是差分的信号(DDR1和DDR2的 DQS还是单端信号,DDR3以后的DQS就是差分的了),所以 一般用差分探头测试。DQ信 号是单端信号,所以用差分或者单端探头测试都可以。另外,DQ信号的数量很多,虽然逐 个测试是严格的方法,但花费时间较多,所以有时用户会选择一些有代表性的信号进行测 试,比如选择走线长度长、短、中间长度的DQ信号进行测试。

还有些用户想在温箱里对DDR信号质量进行测试,比如希望的环境温度变化范围为-40~85℃,这对于使用的示波器探头也是个挑战。 一般示波器的探头都只能在室温下工 作,在极端的温度条件下探头可能会被损坏。如果要在温箱里对信号进行测试,需要选择一 些特殊的能承受高温的探头。比如一些特殊的差分探头通过延长电缆可以在-55~150℃ 的温度范围提供12GHz的测量带宽;还有一些宽温度范围的单端有源探头,可以在-40~ 85℃的温度范围内提供1.5GHz的测量带宽。 数字信号DDR一致性测试系列

信息来源于互联网 本站不为信息真实性负责