吉林数字信号测试

时间：2024年05月13日来源：

对于典型的3.3V的低电压TTL(LVTTL)信号来说，判决阈值的下限是0.8V,判决阈值的上限是2.0V。正是由于判决阈值的存在，使得数字信号相对于模拟信号来说有更高的可靠性和抗噪声的能力。比如对于3.3V的LVTTL信号来说，当信号输出电压为0V时，只要噪声或者干扰的幅度不超过0.8V,就不会把逻辑状态由0误判为1;同样，当信号输出电压为3.3V时，只要噪声或者干扰的幅度不会使信号电压低于2.0V,就不会把逻辑状态由1误判为0。

从上面的例子可以看到，数字信号抗噪声和干扰的能力是比较强的。但也需要注意，这个“强”是相对的，如果噪声或干扰的影响使得信号的电压超出了其正常逻辑的判决区间，数字信号也仍然有可能产生错误的数据传输。在许多场合，我们对数字信号质量进行分析和测试的基本目的就是要保证其信号电平在进行采样时满足基本的逻辑判决条件。对于一个数字信号，要进行可靠的0、1信号传输，就必须满足一定的电平、幅度、时序等标准的要求。吉林数字信号测试

为了保证接收端在时钟有效沿时采集到正确的数据，通常都有建立/保持时间的要求，以避免采到数据线上跳变时不稳定的状态，因此这种总线对于时钟和数据线间走线长度的差异都有严格要求。这种并行总线在使用中比较大的挑战是当总线时钟速率超过几百MHz后就很难再提高了，因为其很多根并行线很难满图1.15并行总线的时钟传输足此时苛刻的走线等长的要求，特别是当总线上同时挂有多个设备时。为了解决并行总线工作时钟频率很难提高的问题，一些系统和芯片的设计厂商提出了嵌入式时钟的概念。其思路首先是把原来很多根的并行线用一对或多对高速差分线来代替，节省了布线空间；然后把系统的时钟信息通过数据编码的方式嵌在数据流里，省去了专门的时钟走线。信号到了接收端，接收端采用相应的CDR(clock-datarecovery)电路把数据流中内嵌的时钟信息提取出来再对数据采样。图1.16是一个采用嵌入式时钟的总线例子。DDR测试数字信号测试调试真实的数字信号频谱；

对于真实的数据信号来说，其频谱会更加复杂一些。比如伪随机序列(PRBS)码流的频谱的包络类似一个sinc函数。图1.4是用同一个发送芯片分别产生的800Mbps和2.5Gbps的PRBS信号的频谱，可以看到虽然输出数据速率不一样，但是信号的主要频谱能量集中在4GHz以内，也并不见得2.5Gbps信号的高频能量就比800Mbps的高很多。

频谱仪是对信号能量的频率分布进行分析的准确的工具，数字工程师可以借助频谱分析仪对被测数字信号的频谱分布进行分析。当没有频谱仪可用时，我们通常根据数字信号的上升时间估算被测信号的频谱能量：

信号的比较高频率成分=0.5/信号上升时间(10%～90%)

或者当使用20%～80%的上升时间标准时，计算公式如下：

信号的比较高频率成分=0.4/信号上升时间(20%～80%)

时间偏差的衡量方法。由于信号边沿的时间偏差可能是由于各种因素造成的，有随机的噪声，还有确定性的干扰。所以这个时间偏差通常不是一个恒定值，而是有一定的统计分布，在不同的应用场合这个测量的结果可能是用有效值(RMS)衡量，也可能是用峰-峰值(peak-peak)衡量，更复杂的场合还会对这个时间偏差的各个成分进行分解和估计。因此抖动的精确测量需要大量的样本以及复杂的算法。对抖动进行衡量和测量时，需要特别注意的是，即使对于同一个信号，如果用不同的方法进行衡量，得到的抖动测量结果也可能不一样，下面是几种常用的抖动测量项目。数字信号是一种信号与自变量和因变量的分散。变量通常用整数表示的，而因变量的数量有限的数字表示。

数字信号并行总线与串行总线(Parallel and Serial Bus)

虽然随着技术的发展，现代的数字芯片已经集成了越来越多的功能，但是对于稍微复杂一点的系统来说，很多时候单独一个芯片很难完成所有的工作，这就需要和其他芯片配合起来工作。比如现在的CPU的处理能力越来越强，很多CPU内部甚至集成了显示处理的功能，但是仍然需要配合外部的内存芯片来存储临时的数据，需要配合桥接芯片扩展硬盘、 USB等接口；现代的FPGA内部也可以集成CPU、DSP、RAM、高速收发器等，但有些场合可能还需要配合用的DSP来进一步提高浮点处理效率，配合额外的内存芯片来扩展存储空间，配合用的物理层芯片来扩展网口、USB等，或者需要多片FPGA互连来提高处理能力。所有这一切，都需要用到相应的总线来实现多个数字芯片间的互连。如果我们把各个功能芯片想象成人体的各个功能，总线就是血脉和经络，通过这些路径，各个功能模块间才能进行有效的数据交换和协同工作。数字信号的抖动（Jitter）;通信数字信号测试服务热线

数字信号电平范围象征的逻辑状态；吉林数字信号测试

我们经常使用到的总线根据数据传输方式的不同，可以分为并行总线和串行总线。

并行总线是数字电路中早也是普遍采用的总线结构。在这种总线上，数据线、地址线、控制线等都是并行传输，比如要传输8位的数据宽度，就需要8根数据信号线同时传输；如果要传输32位的数据宽度，就需要32根数据信号线同时传输。除了数据线以外，如果要寻址比较大的地址空间，还需要很多根地址线的组合来不同的地址空间。图1.7是一个典型的微处理器的并行总线的工作时序，其中包含了1根时钟线、16根数据线、16根地址线以及一些读写控制信号。吉林数字信号测试

上一篇：智能化多端口矩阵测试高速信号传输工厂直销

下一篇： USB测试DP测试维修电话