广东半导体芯片封装流程

面对客户在系统级封装产品的设计需求，云茂电子具备完整的数据库，可在整体微小化的基础上，提供料件及设计的较佳解，接着开始进行电路布局(Layout) 与构装(Structure)设计。经过封装技术，将整体电路及子系统塑封在一个光「芯片」大小的模块。 高密度与高整合的模块化设计前期的模拟与验证特别至关重要，云茂电子提供包含载板设计和翘曲仿真、电源/讯号完整性分析(PI/SI)、热流模拟分析(Thermal)等服务确保模块设计质量。实验室内同时也已经为系统整合验证建置完整设备，协助客户进行模块打件至主板后的射频校准测试与通讯协议验证，并提供系统级功能性与可靠度验证。 随着集成的功能越来越多，PCB承载的功能将逐步转移到SIP芯片上。广东半导体芯片封装流程

较终的SiP是什么样子的呢？理论上，它应该是一个与外部没有任何连接的单独组件。它是一个定制组件，非常适合它想要做的工作，同时不需要外部物理连接进行通信或供电。它应该能够产生或获取自己的电力，自主工作，并与信息系统进行无线通信。此外，它应该相对便宜且耐用，使其能够在大多数天气条件下运行，并在发生故障时廉价更换。随着对越来越简化和系统级集成的需求，这里的组件将成为明天的SiP就绪组件，而这里的SiP将成为子系统级封装（SSiP）。SiP就绪组件和SSiP将被集成到更大的SiP中，因为系统集成使SiP技术越来越接近较终目标：较终SiP。广东半导体芯片封装流程先进封装对于精度的要求非常高，因为封装中的芯片和其他器件的尺寸越来越小，而封装密度却越来越大。

PiP (Package In Package)， 一般称堆叠封装又称封装内的封装，还称器件内置器件，是在同一个封装腔体内堆叠多个芯片形成3D 封装的一种技术方案。封装内芯片通过金线键合堆叠到基板上，同样的堆叠，通过金线再将两个堆叠之间的基板键合，然后整个封装成一个元件便是PiP（器件内置器件）。PiP封装技术较初是由KINGMAX公司研发的一种电子产品封装技术，该技术整合了PCB基板组装及半导体封装制作流程，可以将小型存储卡所需 要的零部件（控制器、闪存集成电路、基础材质、无源计算组件）直接封装，制成功能完整的Flash存储卡产 品。PiP一体化封装技术具有下列技术优势：超大容量、高读写速度、坚固耐用、强防水、防静电、耐高温等， 因此常运用于SD卡、XD卡、MM卡等系列数码存储卡上。

对于堆叠结构，可以区分如下几种：芯片堆叠、PoP、PiP、TSV。堆叠芯片，是一种两个或更多芯片堆叠并粘合在一个封装中的组装技术。这较初是作为一种将两个内存芯片放在一个封装中以使内存密度翻倍的方法而开发的。 无论第二个芯片是在头一个芯片的顶部还是在它旁边，都经常使用术语“堆叠芯片”。技术已经进步，可以堆叠许多芯片，但总数量受到封装厚度的限制。芯片堆叠技术已被证明可以多达 24 个芯片堆叠。然而，大多数使用9 芯片高度的堆叠芯片封装技术的来解决复杂的测试、良率和运输挑战。芯片堆叠也普遍应用在传统的基于引线框架的封装中，包括QFP、MLF 和 SOP 封装形式。如下图2.21的堆叠芯片封装形式。在当前时代，Sip系统级封装（System-in-Package）技术崭露头角。

突破「微小化」竞争格局，凭借异质整合微小化优势，系统级封装能集成不同制程技术节点 (technology node)，不同功能、不同供货商，甚至是不同半导体原材料的组件，整体可为产品节省约30-40%的空间，也能依据需求客制模块外型并一定程度简化系统主板设计，让主板、天线及机构的设计整合上更加有弹性。同时，相较于IC制程的开发限制，系统整合模块可以在系统等级功能就先进行验证与认证，加速终端产品开发，集中系统产品研发资源。 SiP技术是全球封测业者较看重的焦点，系统级封装(SiP)技术的突破正在影响产业供应链、改变竞争格局。云茂电子从Wi-Fi模块产品就开始进行布局、站稳脚步，积累多年在射频、穿戴式装置等产品的丰富制程经验，透过「一站式系统级封装服务」协助客户实现构想。 SOC与SIP都是将一个包含逻辑组件、内存组件、甚至包含无源组件的系统，整合在一个单位中。南通MEMS封装测试

SiP 可以将多个具有不同功能的有源电子元件与可选无源器件。广东半导体芯片封装流程

SiP具有以下优势：可靠性 – 由于SiP与使用分立元件（如IC或无源器件）的PCB系统非常相似，因此它们至少具有相同的预期故障概率。额外的可靠性来自所涉及的封装，这可以增强系统并为设备提供更长的使用寿命。一个例子是使用模塑来封装系统，从而保护焊点免受物理应力的影响。天线集成 – 在许多无线应用（蓝牙、WiFi）中，都需要天线。在系统级封装解决方案中，天线可以集成到封装中，与RF IC的距离非常短，从而确保无线解决方案的更高性能。广东半导体芯片封装流程