河南DDR一致性测试检修

JEDEC组织发布的主要的DDR相关规范，对发布时间、工作频率、数据 位宽、工作电压、参考电压、内存容量、预取长度、端接、接收机均衡等参数做了从DDR1 到 DDR5的电气特性详细对比。可以看出DDR在向着更低电压、更高性能、更大容量方向演 进，同时也在逐渐采用更先进的工艺和更复杂的技术来实现这些目标。以DDR5为例，相 对于之前的技术做了一系列的技术改进，比如在接收机内部有均衡器补偿高频损耗和码间 干扰影响、支持CA/CS训练优化信号时序、支持总线反转和镜像引脚优化布线、支持片上 ECC/CRC提高数据访问可靠性、支持Loopback(环回)便于IC调测等。DDR4 和 LPDDR4 合规性测试软件。河南DDR一致性测试检修

(2)根据读/写信号的幅度不同进行分离。如果PCB走线长度比较 长，在不同位置测试时可能读/写信号的幅度不太一样，可以基于幅度进行触发分离。但是 这种方法对于走线长度不长或者读/写信号幅度差别不大的场合不太适用。

(3)根据RAS、CAS、CS、WE等控制信号进行分离。这种方法使用控制信号的读/写  来判决当前的读写指令，是可靠的方法。但是由于要同时连接多个控制信号以及Clk、 DQS、DQ等信号，要求示波器的通道数多于4个，只有带数字通道的混合信号示波器才能  满足要求，而且数字通道的采样率也要比较高。图5.11是用带高速数字通道的示波器触发  并采集到的DDR信号波形。 黑龙江DDR一致性测试DDR测试DDR4 和 LPDDR4 发射机一致性测试应用软件的技术指标。

我们看到，在用通用方法进行的眼图测试中，由于信号的读写和三态都混在一起，因此很难对信号质量进行评估。要进行信号的评估，第1步是要把读写信号分离出来。传统上有几种方法用来进行读写信号的分离，但都存在一定的缺陷。可以利用读写Preamble的宽度不同用脉冲宽度触发，但由于JEDEC只规定了WritePreamble宽度的下限，因此不同芯片间Preamble的宽度可能是不同的，而且如果Read/Write的Preamble的宽度一样，则不能进行分离。也可以利用读写信号的幅度不同进行分离，如图7-138中间 的图片所示，但是如果读写信号幅度差别不大，则也不适用6还可以根据RAS、CAS、CS、 WE等控制信号来分离读写，但这种方法要求通道数多于4个，只 有带数字通道的MSO示波器才能满足要求，比如Agilent的MS09000A系列或者 MSOX90000A系列，对于用户示波器的要求比较高。

对DDR5来说，设计更为复杂，仿真软件需要帮助用户通过应用IBIS模型针对基于 DDR5颗粒或DIMM的系统进行仿真验证，比如仿真驱动能力、随机抖动/确定性抖动、寄 生电容、片上端接ODT、信号上升/下降时间、AGC(自动增益控制)功能、4taps DFE(4抽头 判决反馈均衡)等。

DDR的读写信号分离

对于DDR总线来说，真实总线上总是读写同时存在的。规范对于读时序和写时序的 相关时间参数要求是不一样的，读信号的测量要参考读时序的要求，写信号的测量要参考写 时序的要求。因此要进行DDR信号的测试，第一步要做的是从真实工作的总线上把感兴 趣的读信号或者写信号分离出来。JEDEC协会规定的DDR4总线的 一个工作时 序图(参考资料： JEDEC STANDARD DDR4 SDRAM,JESD79-4),可以看到对于读和写信 号来说，DQS和DQ间的时序关系是不一样的。 完整的 DDR4调试、分析和一致性测试.

DDR 规范的 DC 和 AC 特性

对于任何一种接口规范的设计，首先要搞清楚系统中传输的是什么样的信号，也就是驱动器能发出什么样的信号，接收器能接受和判别什么样的信号，用术语讲，就是信号的DC和AC特性要求。

在DDR规范文件JEDEC79R的第51页[TABLE6:ELECTRICALCHARACTERISTICSANDDCOPERATINGCONDITIONS]中对DDR的DC有明确要求:VCC=+2.5V+0.2V，Vref=+1.25V±0.05V，VTT=Vref±0.04V.

在我们的实际设计中，除了要精确设计供电电源模块之外，还需要对整个电源系统进行PI仿真，而这是高速系统设计中另一个需要考虑的问题，在这里我们先不讨论它，暂时认为系统能够提供稳定的供电电源。

除DC特性外，我们还应该注意规范中提到的AC特性，所谓AC特性，就是信号在高速利转状态下所表现出的动态变化特性。DDR规范中第60页，对外于云态变化的地址信号、控制信号及数据信号分别给出了交流特性的要求。为方便读者，现把规范中对干信号交流特性的要求复制到这里，作为高速系统设计的一部分，要确保在我们的系统中，所有处于高速工作状态下的DDR信号要符合这个AC特性规范。 DDR3和 DDR4设计分成几个方面：仿真、有源信号验证和功能测试。用于电气物理层、协议层和功能测试解决方案。通信DDR一致性测试规格尺寸

什么是DDR DDR2 DDR3 DDR4 DDR5;河南DDR一致性测试检修

如果PCB的设计密度不高，用户有可能在DDR颗粒的引脚附近找到PCB过孔，这时可以用焊接或点测探头在过孔上进行信号测量。DDR总线信号质量测试时经常需要至少同时连接CLK、DQS、DQ等信号，且自动测试软件需要运行一段时间，由于使用点测探头人手很难长时间同时保持几路信号连接的可靠性，所以通常会使用焊接探头测试。有时为了方便，也可以把CLK和DQS焊接上，DQ根据需要用点测探头进行测试。有些用户会通过细铜线把信号引出再连接示波器探头，但是因为DDR的信号速率很高，即使是一段1cm左右的没有匹配的铜线也会严重影响信号的质量，因此不建议使用没有匹配的铜线引出信号。有些示波器厂商的焊接探头可以提供稍长一些的经过匹配的焊接线，可以尝试一下这种焊接探头。图5.13所示就是一种用焊接探头在过孔上进行DDR信号测试的例子。河南DDR一致性测试检修