甘肃DDR一致性测试高速信号传输

时间:2024年07月04日 来源:

DDR4/5与LPDDR4/5 的信号质量测试

由于基于DDR颗粒或DDR DIMM的系统需要适配不同的平台,应用场景千差万别, 因此需要进行详尽的信号质量测试才能保证系统的可靠工作。对于DDR4及以下的标准 来说,物理层一致性测试主要是发送的信号质量测试;对于DDR5标准来说,由于接收端出 现了均衡器,所以还要包含接收测试。

DDR信号质量的测试也是使用高带宽的示波器。对于DDR的信号,技术规范并没有 给出DDR信号上升/下降时间的具体参数,因此用户只有根据使用芯片的实际快上升/ 下降时间来估算需要的示波器带宽。通常对于DDR3信号的测试,推荐的示波器和探头的带宽在8GHz;DDR4测试建议的测试系统带宽是12GHz;而DDR5测试则推荐使用 16GHz以上带宽的示波器和探头系统。 什么是DDR DDR2 DDR3 DDR4 DDR5;甘肃DDR一致性测试高速信号传输

甘肃DDR一致性测试高速信号传输,DDR一致性测试

在进行接收容限测试时,需要用到多通道的误码仪产生带压力的DQ、DQS等信号。测 试 中 被 测 件 工 作 在 环 回 模 式 , D Q 引 脚 接 收 的 数 据 经 被 测 件 转 发 并 通 过 L B D 引 脚 输 出 到 误码仪的误码检测端口。在测试前需要用示波器对误码仪输出的信号进行校准,如DQS与 DQ的时延校准、信号幅度校准、DCD与RJ抖动校准、压力眼校准、均衡校准等。图5.21 展示了一整套DDR5接收端容限测试的环境。

DDR4/5的协议测试

除了信号质量测试以外,有些用户还会关心DDR总线上真实读/写的数据是否正确, 以及总线上是否有协议的违规等,这时就需要进行相关的协议测试。DDR的总线宽度很  宽,即使数据线只有16位,加上地址、时钟、控制信号等也有30多根线,更宽位数的总线甚  至会用到上百根线。为了能够对这么多根线上的数据进行同时捕获并进行协议分析,适  合的工具就是逻辑分析仪。DDR协议测试的基本方法是通过相应的探头把被测信号引到  逻辑分析仪,在逻辑分析仪中运行解码软件进行协议验证和分析。 甘肃DDR一致性测试高速信号传输DDR4 一致性测试软件;

甘肃DDR一致性测试高速信号传输,DDR一致性测试

DDR简介与信号和协议测试

DDR/LPDDR简介

目前在计算机主板和各种嵌入式的应用中,存储器是必不可少的。常用的存储器有两 种: 一种是非易失性的,即掉电不会丢失数据,常用的有Flash(闪存)或者ROM(Read-Only Memory),这种存储器速度较慢,主要用于存储程序代码、文件以及长久的数据信息等;另 一种是易失性的,即掉电会丢失数据,常用的有RAM(Random Access Memory,随机存储 器),这种存储器运行速度较快,主要用于程序运行时的程序或者数据缓存等。图5.1是市 面上一些主流存储器类型的划分。

制定DDR 内存规范的标准化组织是JEDEC(Joint Electron Device Engineering  Council,)。按照JEDEC组织的定义, DDR4 的比较高数据速率已经 达到了3200MT/s以上,DDR5的比较高数据速率则达到了6400MT/s以上。在2016年之 前,LPDDR的速率发展一直比同一代的DDR要慢一点。但是从LPDDR4开始,由于高性 能移动终端的发展,LPDDR4的速率开始赶超DDR4。LPDDR5更是比DDR5抢先一步在 2019年完成标准制定,并于2020年在的移动终端上开始使用。DDR5的规范 (JESD79-5)于2020年发布,并在2021年开始配合Intel等公司的新一代服务器平台走向商 用。图5.2展示了DRAM技术速率的发展。DDR数据总线的一致性测试。

甘肃DDR一致性测试高速信号传输,DDR一致性测试

DDR规范没有定义模板,这给用眼图方式分析信号时判断信号是否满足规范要求带来挑战。有基于JEDEC规范定义的,ds、,dh、-H(ac)min和rIL(ac)max参数,得出的DDR2533写眼图的模板,中间的区域就是模板,中间的线是DQS的有效边沿即有效的上升沿或下降沿。严格按规范来说的话,中间的模板应该定义为横着的梯形,因为保持时间是相对于DC参数的,不过用长方形可以定义一个更严格的参数要求。

DDR总线一致性测试对示波器带宽的要求

因为Jedec规范没有给岀DDR具体的快的上升、下降时间,通过预估的方式可以得岀 快的边沿时间,但是往往比实际要快,是基于实际PCB板材的情况得出的结果,有 了这个结果可计算出需要的示波器带宽。 扩展 DDR4 和 LPDDR4 合规性测试软件的功能。广西DDR一致性测试修理

DDR2 和 LPDDR2 电气一致性测试应用软件。甘肃DDR一致性测试高速信号传输

D D R 5 的 接 收 端 容 限 评 估 需 要 通 过 接 收 容 限 的 一 致 性 测 试 来 进 行 , 主 要 测 试 的 项 目 有 D Q 信 号 的 电 压 灵 敏 度 、 D Q S 信 号 的 电 压 灵 敏 度 、 D Q S 的 抖 动 容 限 、 D Q 与 D Q S 的 时 序 容 限、DQ的压力眼测试、DQ的均衡器特性等。

在DDR5的接收端容限测试中,也需要通过御用的测试夹具对被测件进行测试以及测试前的校准。展示了一套DDR5的DIMM条的测试夹具,包括了CTC2夹具(ChannelTestCard)和DIMM板(DIMMTestCard)等。CTC2夹具上有微控制器和RCD芯片等,可以通过SMBus/I²C总线配置电路板的RCD输出CA信号以及让被测件进入环回模式。测试夹具还提供了CK/CA/DQS/DQ/LBD/LBS等信号的引出。 甘肃DDR一致性测试高速信号传输

信息来源于互联网 本站不为信息真实性负责