湖北系统级封装流程

SiP 与先进封装也有区别：SiP 的关注点在于系统在封装内的实现，所以系统是其重点关注的对象，和 SiP 系统级封装对应的为单芯片封装；先进封装的关注点在于：封装技术和工艺的先进性，所以先进性的是其重点关注的对象，和先进封装对应的是传统封装。SiP 封装并无一定形态，就芯片的排列方式而言，SiP 可为多芯片模块（Multi-chipModule；MCM）的平面式 2D 封装，也可再利用 3D 封装的结构，以有效缩减封装面积；而其内部接合技术可以是单纯地打线接合（WireBonding)，亦可使用覆晶接合（FlipChip)，但也可二者混用。SiP整体制程囊括了着晶、打线、主/被动组件SMT及塑封技术。湖北系统级封装流程

SiP可以说是先进的封装技术、表面安装技术、机械装配技术的融合。根据ITRS（International Technology Roadmap for Semiconductors）的定义：系统级封装是多个具有不同功能的有源电子元件的组合，组装在一个单元中，提供与系统或子系统相关的多种功能。一个SiP可以选择性地包含无源器件、MEMS、光学元件以及其他封装和设备。SiP 封装技术采取多种裸芯片或模块进行排列组装，若就排列方式区分可大体分为平面式2D封装和3D封装的结构。采用堆叠的3D技术可以增加使用晶圆或模块的数量，从而在垂直方向上增加可放置晶圆的层数，进一步增强SiP技术的功能整合能力；而其内部接合技术可以是单纯的线键合（Wire Bonding），也可使用倒装键合（Flip chip），也可二者混用。模组封装价格SiP 封装技术采取多种裸芯片或模块进行排列组装。

异形元件处理，Socket / 层叠型等异形元件，因便携式产品的不断发展，功能集成越来越多，势必要求在原SIP工艺基础上，增加更多功能模块，传统的电容电阻已无法满足多功能集成化要求，因此需要引入异形元件进行扩展，因此如何在精密化的集成基板上，进行异形元件的贴装，给工艺带来不小挑战，这就要求设备精度高，稳定性好，处理更智能化方可满足。成本，前期投入大，回报周期长，工艺复杂，人工成本高，产品良率低，耗损大。需要大型，稳定，利润率较大的项目方能支撑SIP技术的持续运行。

SMT生产工艺挑战：元件小型化，Chip元件逐步淘汰，随着产品集成化程度越来越高，产品小型化趋势不可避免，因此0201元件在芯片级制造领域受到微型化发展趋势，将被逐步淘汰。Chip元件普及，随着苹果i-watch的面世，SIP的空间设计受到挑战，伴随苹果，三星等移动设备的高标要求，01005 chip元件开始普遍应用在芯片级制造领域。Chip元件开始推广，SIP工艺的发展，要求元件板身必须小型化，随着集成的功能越来越多，PCB承载的功能将逐步转移到SIP芯片上，这就要求SIP在满足功能的前提下，还能降尺寸控制在合理范围，由此催生出0201元件的推广与应用。预计到2028年，SiP系统级封装市场总收入将达到338亿美元，年复合增长率为8.1%。

较终的SiP是什么样子的呢？理论上，它应该是一个与外部没有任何连接的单独组件。它是一个定制组件，非常适合它想要做的工作，同时不需要外部物理连接进行通信或供电。它应该能够产生或获取自己的电力，自主工作，并与信息系统进行无线通信。此外，它应该相对便宜且耐用，使其能够在大多数天气条件下运行，并在发生故障时廉价更换。随着对越来越简化和系统级集成的需求，这里的组件将成为明天的SiP就绪组件，而这里的SiP将成为子系统级封装（SSiP）。SiP就绪组件和SSiP将被集成到更大的SiP中，因为系统集成使SiP技术越来越接近较终目标：较终SiP。Sip系统级封装通过将多个裸片（Die）和无源器件融合在单个封装体内，实现了集成电路封装的创新突破。湖北系统级封装流程

随着SiP系统级封装、3D封装等先进封装的普及，对固晶机设备在性能方面提出了更高的需求。湖北系统级封装流程

为了在 SiP 应用中得到一致的优异细间距印刷性能，锡膏的特性如锡粉尺寸、助焊剂系统、流变性、坍塌特性和钢网寿命都很重要，都需要被仔细考虑。合适的钢网技术、设计和厚度，配合印刷时使用好的板支撑系统对得到一致且优异的锡膏转印效率也是很关键的。回流曲线需要针对不同锡膏的特性进行合适的设计来达到空洞较小化。从目前的01005元件缩小到008004，甚至于下一代封装的0050025，锡膏的印刷性能变得非常关键。从使用 3 号粉或者 4 号粉的传统表面贴装锡膏印刷发展到更为复杂的使用 5、6 号粉甚至 7 号粉的 SiP 印刷工艺。新的工艺钢网开孔更小且钢网厚度更薄，对可接受的印刷锡膏体积的差异要求更为严格。除了必须要印刷更小和更薄的锡膏沉积，相邻焊盘的间隙也更小了。有些厂家已经开始尝试50 μm 的焊盘间隙。湖北系统级封装流程